XDR DRAM

XDR DRAM(extreme data rate dynamic random-access memory)은 램버스 RDRAM의 뒤를 잇는 고성능 램 인터페이스이다. DDR2 SDRAM과 GDDR4 기술과 경쟁한다.

개요

XDR은 소형, 고대역폭 소비자 시스템, 고성능 메모리 애플리케이션 및 고급 GPU에 효과적이도록 설계되었다. 이는 초기 형태의 RDRAM을 괴롭혔던 비정상적으로 높은 대기 시간 문제를 제거한다. 또한 XDR DRAM은 핀당 대역폭에 중점을 두어 PCB 생산 비용을 더욱 효과적으로 제어할 수 있다. 이는 동일한 대역폭에 대해 더 적은 수의 레인이 필요하기 때문이다. 램버스는 해당 기술에 대한 권리를 보유한다. XDR은 소니가 플레이스테이션 3 콘솔에서 사용한다.^[1]

프로토콜

XDR DRAM 요청 패킷 포맷^[2]
클럭 에지	비트	비트	비트	설명	비트	설명	비트	설명	비트	설명	비트	설명
클럭 에지	비트	NOP	컬럼 읽기/쓰기		캘리브레이트/파워 다운		프리차지/리프레시		로우 액티베이트		마스크 화이트
↓	RQ11	0	0	COL opcode	0	COLX opcode	0	ROWP opcode	0	ROWA opcode	1	COLM opcode
↓	RQ10	0	0		0		0		1	ROWA opcode	M3	Write mask low bits
↓	RQ9	0	0		1		1		R9	Row address high bits	M2
↓	RQ8	0	1		0		1		R10		M1
↓	RQ7	x	WRX	Write/Read bit	x	예비	POP1	Precharge delay (0–3)	R11		M0
↓	RQ6	x	C8	Column address high bits	x		POP0	Precharge delay (0–3)	R12	예비	C8	Column address high bits
↓	RQ5	x	C9	Column address high bits	x		x	예비	R13		C9	Column address high bits
↓	RQ4	x	C10	예비	x		x		R14		C10	예비
↓	RQ3	x	C11	예비	XOP3	Subopcode	x		R15		C11	예비
↓	RQ2	x	BC2	Bank address	XOP2		BP2	Precharge bank	BA2	Bank address	BC2	Bank address
↓	RQ1	x	BC1		XOP1		BP1		BA1		BC1
↓	RQ0	x	BC0		XOP0		BP0		BA0		BC0
↑	RQ11	x	DELC	Command delay (0–1)	x	예비	POP2	Precharge enable	DELA	Command delay (0–1)	M7	Write mask high bits
↑	RQ10	x	x	예비	x		ROP2	Refresh command	R8	Row address low bits	M6
↑	RQ9	x	x		x		ROP1		R7		M5
↑	RQ8	x	x		x		ROP0		R6		M4
↑	RQ7	x	C7	Column address low bits	x		DELR1	Refresh delay (0–3)	R5		C7	Column address low bits
↑	RQ6	x	C6		x		DELR0	Refresh delay (0–3)	R4		C6
↑	RQ5	x	C5		x		x	예비	R3		C5
↑	RQ4	x	C4		x		x		R2		C4
↑	RQ3	x	SC3	Sub-column address	x		x		R1		SC3	Sub-column address
↑	RQ2	x	SC2		x		BR2	Refresh bank	R0		SC2
↑	RQ1	x	SC1		x		BR1		SR1	Sub-row address	SC1
↑	RQ0	x	SC0		x		BR0		SR0	Sub-row address	SC0

같이 보기

RDRAM

각주

↑ “AnandTech: Rambus in Cell Processors and Intel's Dual Core Announcements”. 2007년 9월 30일에 원본 문서에서 보존된 문서. 2024년 10월 31일에 확인함.
↑ XDR™ Architecture 보관됨 7월 24, 2011 - 웨이백 머신 (Rambus)

외부 링크

Rambus XDR Product Page

[1] “AnandTech: Rambus in Cell Processors and Intel's Dual Core Announcements”. 2007년 9월 30일에 원본 문서에서 보존된 문서. 2024년 10월 31일에 확인함.

[2] XDR™ Architecture 보관됨 7월 24, 2011 - 웨이백 머신 (Rambus)

[1]

[2]

v t e 동적 램 (DRAM)
비동기식	FPM DRAM EDO DRAM
동기식	SDRAM DDR SDRAM DDR2 DDR3 DDR4 DDR5 DDR6 LPDDR (모바일 DDR) 패스트 사이클 DRAM (FCRAM) eDRAM RLDRAM HBM HBM2 HBM2E HBM3 HBM-PIM HBM3E HBM4 하이브리드 메모리 큐브
그래픽스	VRAM WRAM MDRAM SGRAM GDDR GDDR2 GDDR3 GDDR4 GDDR5 GDDR6 GDDR7
램버스	RDRAM XDR DRAM XDR2 DRAM
메모리 모듈	SIMM DIMM UniDIMM CAMM
목록	DRAM 연표 SDRAM 연표 대역폭 트랜지스터 카운트