전기화학 RAM

전기화학 RAM은 딥러닝 아날로그 가속을 위해 설계된 셀당 다중 레벨을 가진 비휘발성 메모리의 일종이다.^[1]^[2]^[3] ECRAM 셀은 전도성 채널, 절연체인 전해질, 이온 저장소 및 금속 접점으로 구성된 3단자 소자이다. 채널의 저항은 전기장을 인가할 때 채널과 전해질 사이의 계면에서 일어나는 이온 교환에 의해 변조된다. 이러한 전하 전달 과정을 통해 전력이 공급되지 않는 상태에서도 상태를 유지할 수 있으며, 여러 개의 구별되는 레벨을 프로그래밍할 수 있는데, 이는 ECRAM의 동작이 장효과 트랜지스터와 구별되는 점이다. 쓰기 작업은 결정론적이며 대칭적인 전위 강화(potentiation) 및 억제(depression)를 유도할 수 있어, ECRAM 배열은 인공 신경망의 물리적 구현에서 인공 시냅스 가중치 역할을 하는 데 적합하다. 기술적 과제로는 에너지 재료와 관련된 개방 회로 전위 및 반도체 파운드리 호환성 문제가 있다. 대학, 정부 연구소, 기업 연구팀이 아날로그 컴퓨팅을 위한 ECRAM 개발에 기여해 왔다. 특히, 샌디아 국립 연구소는 전고체 배터리 재료에서 영감을 받은 리튬 기반 셀을 설계했으며,^[4] 스탠퍼드 대학교는 유기 양성자 기반 셀을 구축했고,^[5] IBM은 백엔드 오브 라인 삽입용으로 설계된 금속 산화물 ECRAM 배열에서 로지스틱 회귀 작업을 위한 메모리 내 선택기 없는(selector-free) 병렬 프로그래밍을 시연했다.^[6] 2022년, 매사추세츠 공과대학교의 연구진은 나노초 단위의 빠른 펄스를 사용하여 거의 이상적인 변조 특성을 달성하는 무기물 기반의 CMOS 호환 양성자 기술을 구축했다.^[7]

동작

쓰기

채널 전극에 대한 게이트의 응력은 고정 전류 또는 바이어스 형태로 인가될 수 있으며, 이는 전하 전달이 일어나는 전해질/채널 계면으로 이온을 밀어낸다. 채널에 삽입되면 이온 전하가 중화되고 원자 종이 전도성 호스트 매트릭스에 삽입되거나 결합하는데, 경우에 따라 변형 및 국소적인 상변화를 일으킨다. 이러한 가역적 과정은 배터리 셀이나 일렉트로크로믹 소자의 양극/음극 반응과 동일하다. 다만 ECRAM에서 메모리 소자의 프로그래밍은 용량이나 불투명도의 변화가 아니라, 응력 신호의 결과로 원자 종이 삽입되거나 제거됨에 따라 발생하는 채널 전도도의 변화로 정의된다.

읽기

3개의 전극이 존재하기 때문에 읽기 작업이 쓰기 작업과 분리되어 있어 읽기 방해(read disturb)가 제한된다. 채널 전극 사이에 작은 바이어스가 인가되며, 결과적으로 발생하는 읽기 전류는 채널 전도도에 비례하므로 소자의 프로그래밍된 상태를 감지한다.

속도

ECRAM 셀의 프로그래밍 속도는 이온의 벌크 확산에 의해 제한되지 않는다. 사실 이온은 전도도 변화를 유도하기 위해 전해질과 채널 사이의 계면 평면만 통과하면 된다. 실제로 나노초 단위의 쓰기 펄스로 프로그래밍을 트리거할 수 있다.^[8] 게이트 커패시턴스, 전자 전도도 등 간의 상충 관계(trade-off)는 정착 과도 현상을 초래하여 최대 읽기/쓰기 주파수를 제한할 수 있다.^[9]

배열

ECRAM 배열은 의사 크로스바(pseudo-crossbar) 레이아웃으로 통합되며, 게이트 액세스 라인은 행이나 열의 모든 소자에 공통으로 사용된다. 채널과 게이트 전극 간의 이온 교환 시 배터리의 구동력인 전기화학적 전위가 변하면, 게이트 접점에 개방 회로 전위가 존재하게 되며 이는 프로그래밍된 상태에 따라 소자마다 달라진다. 게이트 라인을 공유하는 셀 간의 누설(cross-talk)을 방지하기 위해 각 셀을 격리하는 액세스 소자를 메모리 소자와 직렬로 추가한다.^[10] ECRAM 설계에서 OCP를 억제하면 셀 크기/복잡성이 최소화되어 소자 배열의 선택기 없는 병렬 읽기/프로그래밍이 가능해진다.^[6]

시냅스 기능

원리

비휘발성 메모리는 메모리 내 연산에 활용될 수 있으며, 이를 통해 저장 장치와 처리 장치 간의 데이터 전송 빈도를 줄일 수 있다. 이는 결과적으로 폰 노이만 병목을 제거함으로써 계층적 시스템 아키텍처보다 컴퓨팅 시간과 에너지 효율을 개선할 수 있다. 따라서 크로스바 배열의 노드에 멀티 레벨 셀(MLC)을 사용할 때, 시간 또는 전압으로 인코딩된 데이터에 대해 벡터(행 입력 신호) × 행렬(메모리 배열) 곱셈과 같은 아날로그 연산을 수행할 수 있다. 키르히호프와 옴의 법칙에 따라, 결과 벡터는 각 열에서 수집된 전류를 적분하여 얻는다. ECRAM 셀의 경우, 프로그래밍 주기 동안 셀을 쓰기 위해 각 행에 추가 라인이 도입되어 의사 크로스바 아키텍처를 형성한다. 인공지능 분야에서 심층 신경망은 분류 및 학습 작업에 사용되며 많은 수의 행렬 곱셈 연산에 의존한다. 따라서 이러한 작업을 위한 NVM 기술을 이용한 아날로그 연산은 매우 매력적이다. ECRAM 셀은 저항성 랜덤 액세스 메모리(ReRAM 또는 RRAM) 및 상변화 메모리와 같은 다른 소자들과 비교했을 때, 본질적으로 결정론적이고 대칭적인 프로그래밍 특성으로 인해 아날로그 딥러닝 가속기에 사용하기에 독보적인 위치를 차지한다.

요구 사항

메트릭	단위	NVM 시냅스 셀 목표^[11]
G 범위	nS	9-72
on/off 비율	n.a.	8
상태 수	n.a.	1000
상향/하향 비대칭성	%	5
쓰기 시간	ns	1

인공 신경망(ANN)의 물리적 구현은 소프트웨어의 부동 소수점 가중치와 비교했을 때 등가 정확도(iso-accuracy)로 작동해야 한다. 이는 아날로그 딥러닝 가속기에 필요한 소자 속성의 경계를 설정한다. IBM 연구소는 저항성 처리 장치(RPU) 설계에서 이러한 요구 사항을 발표했으며,^[11] 그중 일부가 여기에 나열되어 있다. 알고리즘과 하드웨어의 공동 설계는 다른 상충 관계 없이 이를 다소 완화할 수 있다.^[12]

NVM을 저장 장치 대신 시냅스 가중치로 사용하는 것은 대상 저항 범위, 레벨 수, 프로그래밍 속도 및 대칭성 측면에서 상당히 다른 요구 사항을 의미한다. 메모리 내 연산이 배열을 통해 병렬로 발생하기 때문에 많은 소자가 동시에 주소 지정되며, 따라서 에너지 소산을 제한하기 위해 높은 평균 저항을 가져야 한다. 고정밀 연산을 수행하고 노이즈에 탄력적으로 대응하려면 NVM 셀은 많은 수의 개별 상태가 필요하다. 프로그래밍 시간은 가장 높은 저항 상태에서 가장 낮은 저항 상태까지가 아니라, 레벨 간에만 빠르면 된다. 각 프로그래밍 주기(역전파) 동안 가중치 업데이트는 음수 또는 양수가 될 수 있으므로, 학습 알고리즘이 수렴하려면 상향/하향 추적에 대칭성이 필요하다. 모든 NVM 기술이 이러한 목표를 달성하는 데 어려움을 겪고 있다. ECRAM 개별 셀은 이러한 엄격한 메트릭을 충족할 수 있지만,^[6] 고밀도 배열 수율 및 확률적 특성도 입증해야 한다.

ECRAM 시냅스 배열을 사용한 데모

샌디아 국립 연구소

샌디아 국립 연구소의 엘리엇 J. 풀러(Elliot J. Fuller), 알렉 A. 탈린(Alec A. Talin) 등이 스탠퍼드 대학교, 매사추세츠 대학교 애머스트와 협력하여 2019년 사이언스지에 발표한 바와 같이:^[10]

전도성 브리지 메모리(CBM) 소자로 격리된 공평면 유기 멀티레벨 셀을 사용하여, 연구팀은 최대 3×3 배열에서의 병렬 프로그래밍 및 주소 지정을 시연한다. 특히 2계층 신경망이 배열에 매핑되어 이진 입력 벡터에 대해 XOR 연산을 수행하는 추론 작업에 필요한 가중치를 전송한다.

개별 셀은 다음과 같은 속성을 갖는 것으로 나타났다(모든 소자 구성에서 달성된 것은 아님); 속도 = 1 MHz 읽기/쓰기 주기, 상태 수 > 50(조정 가능), 저항 범위 = 50-100 nS(조정 가능), 내구성 > 10⁸ 쓰기 작업, 크기 = 50×50 μm².

IBM 리서치

IBM 리서치의 김세영(Seyoung Kim), 존 로젠(John Rozen) 등이 IEEE 국제 전자 소자 회의(IEDM)에서 발표한 바와 같이:^[6]

금속 산화물 ECRAM 셀을 사용하여, 선택기 없이 2×2 배열에서 병렬 프로그래밍 및 주소 지정을 시연한다. 특히 로지스틱 회귀 작업이 훈련 세트로 1,000개의 2×1 벡터를 사용하여 메모리 내에서 수행된다. 2D 곡선 적합(curve fit)이 12번의 에포크(epoch) 만에 달성된다.

개별 셀은 다음과 같은 속성을 갖는 것으로 나타났다(모든 소자 구성에서 달성된 것은 아님); 속도 = 10 ns 쓰기 펄스, 상태 수 > 1,000(조정 가능), 저항 범위 = 0-50 μS(조정 가능), 내구성 > 10⁷ 쓰기 작업, 크기 < 1×1 μm².

셀 구현

다양한 기관에서 매우 다른 재료, 레이아웃 및 성능을 가진 ECRAM 셀을 시연했다.
개별 셀에 대한 예시가 표에 나열되어 있다.

이온	채널	소자 크기	쓰기 펄스 길이	참조
Li+	WO 3	100 x 100 nm²	5 ns	^[8]
Li+	Li 1−xCO 2	~1 mm²	0.5 s	^[4]
Li+	그래핀	36 μm²	10 ms	^[13]
Li+	α-MO 3	~1 mm²	10 ms	^[14]
H+	PEDOT:PSS	0.001 mm²	5 ms	^[5]
H+	WO 3	0.05 mm²	5 ms	^[15]
H+	WO 3	0.025 mm²	210 ms	^[16]
H+	WO 3	0.01 mm²	0.1 s	^[17]
H⁺	2D MXene	100 μm²	200 ns	^[18]

Li-ECRAM

리튬 이온을 기반으로 하는 Li-ECRAM 소자는 배터리 기술에서 알려진 재료를 메모리 설계에 적용하여 반복 가능하고 제어된 스위칭을 입증했다.^[4]^[13]^[14] 결과적으로 이러한 셀은 프로그래밍된 상태에 따라 수 볼트에 걸쳐 변하는 OCP를 나타낼 수 있다.

H-ECRAM

수소 이온을 기반으로 하는 H-ECRAM 소자는 프로그래밍을 유도하기 위해 작은 구동력만 필요로 하며 빠르다는 것이 입증되었다.^[5]^[15]^[16] 다양한 재료에서의 높은 확산 계수는 메모리 셀 내의 유지력 부족을 동반할 수 있으며, 이는 내구성에 영향을 미친다. 대부분의 H-ECRAM 설계는 액체 및 유기 전해질을 사용한다. 2022년 연구에서 매사추세츠 공과대학교의 연구진은 높은 에너지 효율로 초고속 변조 특성을 달성한 인산규산염 유리 전해질 기반의 CMOS 호환 기술을 시연했다.^[7] 같은 해 왕립 공과대학교 연구진은 2D 재료인 MXene에 수소가 삽입되는 방식의 ECRAM을 선보였으며, 이는 고속 2D ECRAM의 첫 번째 시연을 기록했다.^[18]

MO-ECRAM

금속 산화물 기반 ECRAM은 저항성 랜덤 액세스 메모리 재료와 상용 반도체 제품에 사용되는 고유전율/금속 게이트 기술에서 영감을 받았다. MO-ECRAM은 무시할 수 있는 OCP와 마이크로초 이하의 쓰기 작업을 가능하게 한다.^[6]

VLSI

첨단 반도체 메모리나 연산 응용 분야를 위해서는 기술이 초대규모 집적 회로와 호환되어야 한다. 이는 사용되는 재료와 기능성 소자를 제조하기 위해 고용된 기술에 제약을 둔다. ECRAM에 대한 영향은 여기에 기술되어 있다.

반도체 파운드리

반도체 파운드리는 여러 기술을 다룰 수 있으며 교차 오염과 소자 수율 손실을 방지하기 위해 고가의 툴셋에 도입되는 재료에 대해 엄격한 규칙을 가지고 있다. 특히 활성 영역에 존재하는 금속성 이동 이온은 소자 드리프트를 유도하고 신뢰성에 영향을 줄 수 있다. 안전성, 비용, 물량 등을 포함하여 파운드리에 대한 여러 고려 사항이 있다. 따라서 리튬 이온 기반의 Li-ECRAM은 OCP의 존재 외에도 독특한 도전에 직면해 있다.

백엔드 오브 라인(BEOL)

메모리 배열은 연산 시스템의 나머지 부분과 작동 및 인터페이스하기 위한 논리 주변 장치가 필요하다. 이러한 주변 장치는 프론트엔드 오브 라인에서 높은 열 예산으로 실리콘 웨이퍼 기판 표면에 구축된 장효과 트랜지스터를 기반으로 한다. 메모리 셀은 백엔드 오브 라인의 상부 금속 레벨 사이에 삽입될 수 있지만, 후속 단계에서 사용되는 약 400 °C의 온도에 영향을 받지 않아야 한다. 높은 밀도의 패터닝 문제와 함께 이러한 제약으로 인해 유기 소자는 이러한 통합에 부적합하다. 2D MXene 재료를 기반으로 하는 ECRAM은^[18] 400 °C 가열의 영향을 받지 않을 잠재력을 보여주었지만, 이온 전도체의 통합을 위해서는 추가적인 개발이 필요하다.

이종 통합(HI)

새로운 메모리 재료를 도입하는 한 가지 방법은 소자 배열이 논리 제어와 독립적으로 제작된 다음, 고대역 메모리로 사용할 수 있도록 FET 포함 칩에 결합되는 이종 통합을 사용하는 것이다. 그러나 이러한 방식과 관련된 비용과 복잡성은 기존 메모리 기술을 대체하는 데 따르는 가치 제안에 부정적인 영향을 미친다.

각주

↑ Shi, J.; Ha, S. D.; Zhou, Y.; Schoofs, F.; Ramanathan, S. (2013). “A correlated nickelate synaptic transistor”. 《Nature Communications》 4: 2676. Bibcode:2013NatCo...4.2676S. doi:10.1038/ncomms3676. PMID 24177330.
↑ Tang, Jianshi; Bishop, Douglas; Kim, Seyoung; Copel, Matt; Gokmen, Tayfun; Todorov, Teodor; Shin, SangHoon; Lee, Ko-Tao; Solomon, Paul (2018년 12월 1일). 〈ECRAM as Scalable Synaptic Cell for High-Speed, Low-Power Neuromorphic Computing〉. 《2018 IEEE International Electron Devices Meeting (IEDM)》. 13.1.1–4쪽. doi:10.1109/IEDM.2018.8614551. ISBN 978-1-7281-1987-8. S2CID 58674536. 2020년 7월 16일에 확인함.
↑ “Finite element modeling of electrochemical random access memory - iis-projects”. 《iis-projects.ee.ethz.ch》. Zürich, Switzerland: ETH Zurich. 2020년 7월 16일에 확인함.
1 2 3 'E. J. Fuller et al., Adv. Mater., 29, 1604310 (2017)
1 2 3 Y. van de Burgt et al., Nature Electronics, 1, 386 (2018)
1 2 3 4 5 Kim, S. (2019). 〈Metal-oxide based, CMOS-compatible ECRAM for Deep Learning Accelerator〉. 《2019 IEEE International Electron Devices Meeting (IEDM)》. 35.7.1–4쪽. doi:10.1109/IEDM19573.2019.8993463. ISBN 978-1-7281-4032-2. S2CID 211211273.
1 2 Onen, Murat; Emond, Nicolas; Wang, Baoming; Zhang, Difei; Ross, Frances M.; Li, Ju; Yildiz, Bilge; del Alamo, Jesús A. (2022년 7월 29일). “Nanosecond protonic programmable resistors for analog deep learning” (영어). 《Science》 377 (6605): 539–543. Bibcode:2022Sci...377..539O. doi:10.1126/science.abp8064. ISSN 0036-8075. PMID 35901152. S2CID 251159631.
1 2 Tang, J. (2018). 〈ECRAM as Scalable Synaptic Cell for High-Speed, Low-Power Neuromorphic Computing〉. 《2018 IEEE International Electron Devices Meeting (IEDM)》. 13.1.1–4쪽. doi:10.1109/IEDM.2018.8614551. ISBN 978-1-7281-1987-8. S2CID 58674536.
↑ D. Bishop et al., proceedings of the international conference in Solid-State Devices and Materials (SSDM), pp. 23-24 (2018)
1 2 Fuller, E.J.; Keene, S.T.; Melianas, A.; Wang, Z.; Agarwal, S.; Li, Y.; Tuchman, Y.; James, C.D.; Marinella, M.J.; Yang, J.J.; Salleo, A.; Talin, A.A. (2019). “Parallel programming of an ionic floating-gate memory array for scalable neuromorphic computing”. 《Science》 364 (6440): 570–4. Bibcode:2019Sci...364..570F. doi:10.1126/science.aaw5581. PMID 31023890. S2CID 133605392.
1 2 Tayfun, G.; Yurii, V. (2016). “Acceleration of Deep Neural Network Training with Resistive Cross-Point Devices: Design Considerations”. 《Frontiers in Neuroscience》 10: 333. doi:10.3389/fnins.2016.00333. PMC 4954855. PMID 27493624.
↑ Tayfun, G.; Haensch, H. (2020). “Algorithm for Training Neural Networks on Resistive Device Arrays”. 《Frontiers in Neuroscience》 14: 103. doi:10.3389/fnins.2020.00103. PMC 7054461. PMID 32174807.
1 2 Sharbati, M.T.; Du, Y.; Torres, J.; Ardolino, N.D.; Yun, M.; Xiong, F. (2018). “Artificial Synapses: Low-Power, Electrochemically Tunable Graphene Synapses for Neuromorphic Computing”. 《Adv. Mater.》 30. doi:10.1002/adma.201870273.
1 2 Yang, C.-S.; Shang, D.-S.; Liu, N.; Fuller, E.J.; Agrawal, S.; Alec Talin, A.; Li, Y.-Q.; Shen, B.-G.; Sun, Y. (2018). “All-Solid-State Synaptic Transistor with Ultralow Conductance for Neuromorphic Computing”. 《Adv. Funct. Mater.》 28 (42). doi:10.1002/adfm.201804170. OSTI 1472248. S2CID 104934211.
1 2 Yao, X.; Klyukin, K.; Lu, W. (2020). “Protonic solid-state electrochemical synapse for physical neural networks”. 《Nat Commun》 11 (1): 3134. Bibcode:2020NatCo..11.3134Y. doi:10.1038/s41467-020-16866-6. PMC 7371700. PMID 32561717.
1 2 Yang, J.-T.; Ge, C.; Du, J.-Y.; Huang, H.-Y.; He, M.; Wang, C.; Lu, H.-B.; Yang, G.-Z.; Jin, K.-J. (2018). “Artificial Synapses Emulated by an Electrolyte-Gated Tungsten-Oxide Transistor”. 《Adv. Mater.》 30 (34). Bibcode:2018AdM....3001548Y. doi:10.1002/adma.201801548. PMID 29974526. S2CID 49655665.
↑ J. Lee et al., proceedings of the IEEE international Silicon Nanoelectronics Workshop (SNW), pp. 31-32 (2018)
1 2 3 Melianas, Armantas; Kang, Min-A; VahidMohammadi, Armin; Quill, Tyler James; Tian, Weiqian; Gogotsi, Yury; Salleo, Alberto; Hamedi, Mahiar Max (March 2022). “High-Speed Ionic Synaptic Memory Based on 2D Titanium Carbide MXene” (영어). 《Advanced Functional Materials》 32 (12). doi:10.1002/adfm.202109970. ISSN 1616-301X. S2CID 244484634.

외부 링크

Moore, S.K. (2018년 12월 11일). “Searching for the Perfect Artificial Synapse for AI”. 《IEEE Spectrum》.
Ambrogio, S.; Adusumilli, P.; Eleftheriou, E. (2019년 12월 11일). “The path to the "perfect" analog material and system: IBM at IEDM and NeurIPS”. 《IBM Research Blog》.
Chandler, D.L. (2020년 6월 19일). “Engineers design a device that operates like a brain synapse”. 《MIT News》.
Kubota, T. (2019년 4월 25일). “Stanford researchers' artificial synapse is fast, efficient and durable”. 《Stanford News》.
“Sandia Powers Breakthroughs in Neuromorphic Computing”. 《inside HPC》. 2019년 5월 1일.

[1] Shi, J.; Ha, S. D.; Zhou, Y.; Schoofs, F.; Ramanathan, S. (2013). “A correlated nickelate synaptic transistor”. 《Nature Communications》 4: 2676. Bibcode:2013NatCo...4.2676S. doi:10.1038/ncomms3676. PMID 24177330.

[2] Tang, Jianshi; Bishop, Douglas; Kim, Seyoung; Copel, Matt; Gokmen, Tayfun; Todorov, Teodor; Shin, SangHoon; Lee, Ko-Tao; Solomon, Paul (2018년 12월 1일). 〈ECRAM as Scalable Synaptic Cell for High-Speed, Low-Power Neuromorphic Computing〉. 《2018 IEEE International Electron Devices Meeting (IEDM)》. 13.1.1–4쪽. doi:10.1109/IEDM.2018.8614551. ISBN 978-1-7281-1987-8. S2CID 58674536. 2020년 7월 16일에 확인함.

[3] “Finite element modeling of electrochemical random access memory - iis-projects”. 《iis-projects.ee.ethz.ch》. Zürich, Switzerland: ETH Zurich. 2020년 7월 16일에 확인함.

[Fuller-2017-4] 1 2 3 'E. J. Fuller et al., Adv. Mater., 29, 1604310 (2017)

[vdb-2018-5] 1 2 3 Y. van de Burgt et al., Nature Electronics, 1, 386 (2018)

[Kim-2019-6] 1 2 3 4 5 Kim, S. (2019). 〈Metal-oxide based, CMOS-compatible ECRAM for Deep Learning Accelerator〉. 《2019 IEEE International Electron Devices Meeting (IEDM)》. 35.7.1–4쪽. doi:10.1109/IEDM19573.2019.8993463. ISBN 978-1-7281-4032-2. S2CID 211211273.

[auto-7] 1 2 Onen, Murat; Emond, Nicolas; Wang, Baoming; Zhang, Difei; Ross, Frances M.; Li, Ju; Yildiz, Bilge; del Alamo, Jesús A. (2022년 7월 29일). “Nanosecond protonic programmable resistors for analog deep learning” (영어). 《Science》 377 (6605): 539–543. Bibcode:2022Sci...377..539O. doi:10.1126/science.abp8064. ISSN 0036-8075. PMID 35901152. S2CID 251159631.

[Tang-2018-8] 1 2 Tang, J. (2018). 〈ECRAM as Scalable Synaptic Cell for High-Speed, Low-Power Neuromorphic Computing〉. 《2018 IEEE International Electron Devices Meeting (IEDM)》. 13.1.1–4쪽. doi:10.1109/IEDM.2018.8614551. ISBN 978-1-7281-1987-8. S2CID 58674536.

[Bishop-2018-9] D. Bishop et al., proceedings of the international conference in Solid-State Devices and Materials (SSDM), pp. 23-24 (2018)

[Fuller-2019-10] 1 2 Fuller, E.J.; Keene, S.T.; Melianas, A.; Wang, Z.; Agarwal, S.; Li, Y.; Tuchman, Y.; James, C.D.; Marinella, M.J.; Yang, J.J.; Salleo, A.; Talin, A.A. (2019). “Parallel programming of an ionic floating-gate memory array for scalable neuromorphic computing”. 《Science》 364 (6440): 570–4. Bibcode:2019Sci...364..570F. doi:10.1126/science.aaw5581. PMID 31023890. S2CID 133605392.

[Gokmen-2016-11] 1 2 Tayfun, G.; Yurii, V. (2016). “Acceleration of Deep Neural Network Training with Resistive Cross-Point Devices: Design Considerations”. 《Frontiers in Neuroscience》 10: 333. doi:10.3389/fnins.2016.00333. PMC 4954855. PMID 27493624.

[Gokmen-2020-12] Tayfun, G.; Haensch, H. (2020). “Algorithm for Training Neural Networks on Resistive Device Arrays”. 《Frontiers in Neuroscience》 14: 103. doi:10.3389/fnins.2020.00103. PMC 7054461. PMID 32174807.

[Sharbati-2018-13] 1 2 Sharbati, M.T.; Du, Y.; Torres, J.; Ardolino, N.D.; Yun, M.; Xiong, F. (2018). “Artificial Synapses: Low-Power, Electrochemically Tunable Graphene Synapses for Neuromorphic Computing”. 《Adv. Mater.》 30. doi:10.1002/adma.201870273.

[YangLi-2018-14] 1 2 Yang, C.-S.; Shang, D.-S.; Liu, N.; Fuller, E.J.; Agrawal, S.; Alec Talin, A.; Li, Y.-Q.; Shen, B.-G.; Sun, Y. (2018). “All-Solid-State Synaptic Transistor with Ultralow Conductance for Neuromorphic Computing”. 《Adv. Funct. Mater.》 28 (42). doi:10.1002/adfm.201804170. OSTI 1472248. S2CID 104934211.

[Yao-2020-15] 1 2 Yao, X.; Klyukin, K.; Lu, W. (2020). “Protonic solid-state electrochemical synapse for physical neural networks”. 《Nat Commun》 11 (1): 3134. Bibcode:2020NatCo..11.3134Y. doi:10.1038/s41467-020-16866-6. PMC 7371700. PMID 32561717.

[YangH-2018-16] 1 2 Yang, J.-T.; Ge, C.; Du, J.-Y.; Huang, H.-Y.; He, M.; Wang, C.; Lu, H.-B.; Yang, G.-Z.; Jin, K.-J. (2018). “Artificial Synapses Emulated by an Electrolyte-Gated Tungsten-Oxide Transistor”. 《Adv. Mater.》 30 (34). Bibcode:2018AdM....3001548Y. doi:10.1002/adma.201801548. PMID 29974526. S2CID 49655665.

[Lee-2018-17] J. Lee et al., proceedings of the IEEE international Silicon Nanoelectronics Workshop (SNW), pp. 31-32 (2018)

[:0-18] 1 2 3 Melianas, Armantas; Kang, Min-A; VahidMohammadi, Armin; Quill, Tyler James; Tian, Weiqian; Gogotsi, Yury; Salleo, Alberto; Hamedi, Mahiar Max (March 2022). “High-Speed Ionic Synaptic Memory Based on 2D Titanium Carbide MXene” (영어). 《Advanced Functional Materials》 32 (12). doi:10.1002/adfm.202109970. ISSN 1616-301X. S2CID 244484634.

[1]

[2]

[3]

[4]

[5]

[6]

[7]

[8]

[9]

[10]

[11]

[12]

[13]

[14]

[15]

[16]

[17]

[18]